科技日報合肥12月23日電 （記者吳長鋒）記者23日從中國科學技術大學獲悉，該校教授潘建偉、朱曉波、彭承志和副教授陳福升等，基于超導量子處理器“祖沖之3.2號”在碼距為7的表面碼上實現(xiàn)了低于糾錯閾值的量子糾錯，演示了邏輯錯誤率隨碼距增加而顯著下降。這一成果標志著我國達到了“低于閾值，越糾越對”的關鍵里程碑，并開辟了一條較美國谷歌公司更為高效的“全微波控制”新路徑，為未來大規(guī)模容錯量子計算奠定關鍵技術基礎。12月22日，該成果以封面論文和“編輯推薦”的形式發(fā)表于國際學術期刊《物理評論快報》，美國物理學會《物理》欄目進行專題報道。
實現(xiàn)容錯通用量子計算機的必要條件是通過量子糾錯抑制量子比特的錯誤率以滿足大規(guī)模集成的要求。表面碼是目前最成熟的量子糾錯方案之一。然而，量子糾錯需要引入大量額外的量子比特和量子門操作，導致更多的噪聲源和錯誤通道。如果物理量子比特的原始錯誤率過高，增大糾錯碼距帶來的額外錯誤反而會淹沒糾錯帶來的收益，導致“越糾越錯”。其中，“泄漏錯誤”尤為致命——隨著系統(tǒng)規(guī)模的擴大，泄漏錯誤的累積效應將成為阻礙糾錯性能提升的主要瓶頸。因此，如何使系統(tǒng)的整體操控精度突破一個嚴苛的“糾錯閾值”，從而實現(xiàn)“越糾越對”的量子糾錯，是衡量量子計算系統(tǒng)能否從實驗室原型走向?qū)嵱没年P鍵分水嶺。
在前期研究基礎上，中國科學技術大學團隊基于107比特“祖沖之3.2號”量子處理器，提出并成功實踐了一種全新的“全微波量子態(tài)泄漏抑制架構”。研究團隊結合全微波量子態(tài)泄漏抑制架構，實現(xiàn)了碼距為7的表面碼邏輯比特。實驗結果顯示，邏輯錯誤率隨碼距增加顯著下降，錯誤抑制因子達到1.4，證明了系統(tǒng)已工作在糾錯閾值之下，成功達到了“越糾越對”的目標。
（責任編輯：蔡文斌）
晉公網(wǎng)安備 14090202000008號 
